R5F100GEAFB#10
características
Tecnoloxía de consumo de enerxía ultra baixo
VDD = tensión de alimentación única de 1,6 a 5,5 V
Modo HALT
Modo STOP
Modo SNOOZE
Núcleo de CPU RL78
Arquitectura CISC con canalización de 3 etapas
Tempo mínimo de execución da instrución: pódese cambiar
de alta velocidade (0,03125 μs: @ 32 MHz operación
con oscilador no chip de alta velocidade) a velocidade ultra baixa
(30,5 μs: @ 32,768 kHz operación con subsistema
reloxo)
Espazo de enderezo: 1 MB
Rexistros de uso xeral: (8 bits × 8) × 4
bancos
RAM no chip: 2 a 32 KB
Memoria flash de código
Memoria flash de código: 16 a 512 KB
Tamaño do bloque: 1 KB
Prohibición de borrado e reescritura de bloques (seguridade
función)
Función de depuración no chip
Autoprogramación (con función de cambio de arranque/escudo de flash
función de fiestra)
Memoria Flash de datos
Memoria flash de datos: 4 KB a 8 KB
Operación de fondo (BGO): as instrucións poden ser
executado desde a memoria do programa mentres se reescribe o
memoria flash de datos.
Número de reescrituras: 1.000.000 veces (TYP.)
Tensión de reescrituras: VDD = 1,8 a 5,5 V
Oscilador en chip de alta velocidade
Seleccione entre 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz e 1 MHz
Alta precisión: +/- 1,0 % (VDD = 1,8 a 5,5 V, TA = -20
ata +85 °C)
Temperatura ambiente de funcionamento
TA = -40 a +85 °C (A: Aplicacións de consumo, D:
Aplicacións industriais)
TA = -40 a +105 °C (G: Aplicacións industriais)
Xestión de enerxía e función de reinicio
Circuito de reinicio de encendido (POR) no chip
Detector de voltaxe no chip (LVD) (seleccione interrupción e
restablecer desde 14 niveis)
Controlador DMA (Acceso directo a memoria) · 2/4 canles · Número de reloxos durante a transferencia entre SFR de 8/16 bits e RAM interna: 2 reloxos Multiplicador e divisor/multiplicador acumulador · 16 bits × 16 bits = 32 bits (sen asinar ou asinado) · 32 bits ÷ 32 bits = 32 bits (sen asinar) · 16 bits × 16 bits + 32 bits = 32 bits (sen asinar ou asinar) Interface serie · CSI: de 2 a 8 canles · UART/UART (compatible con bus LIN) : 2 a 4 canles · Comunicación I2C/I2C simplificada: 3 a 10 canles Temporizador · Temporizador de 16 bits: 8 a 16 canles · Temporizador de intervalo de 12 bits: 1 canle · Reloxo en tempo real: 1 canle (calendario durante 99 anos, función de alarma e función de corrección do reloxo) · Temporizador Watchdog: 1 canle (operable co oscilador dedicado no chip de baixa velocidade) Conversor A/D · Conversor A/D de resolución de 8/10 bits (VDD = 1,6 a 5,5 V) Entrada analóxica: de 6 a 26 canles · Tensión de referencia interna (1,45 V) e sensor de temperatura. 0 a 4, N-ch open drain I/O [VDD soporta tensión Nota 2/EVDD soporta tensión Nota 3]: 5 a 25) · Pódese configurar en N-ch open drain, búfer de entrada TTL e resistencia pull-up no chip · Interface de potencial diferente : Pódese conectar a un dispositivo de 1,8/2,5/3 V · Función de interrupción de chave no chip · Controlador de saída de reloxo/zumbador no chip Outros · Circuíto de corrección BCD (decimal codificado en binario) no chip Notas 1. Só se pode seleccionar en modo HS (principal de alta velocidade) 2. Produtos con 20 a 52 pinos 3. Produtos con 64 a 128 pinos
